DERWENT-ACC-NO: 1981-82478D

DERWENT-WEEK: 198145

A ... 4

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE: Semiconductor device prodn. - with plasma

increasing breakdown voltage

of insulating layer

PATENT-ASSIGNEE: NIPPON ELECTRIC CO[NIDE]

PRIORITY-DATA: 1980JP-0024831 (February 28, 1980)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE

PAGES MAIN-IPC

JP 56122129 A September 25, 1981 N/A

004 N/A

JP 89023938 B May 9, 1989 N/A

000 N/A

APPLICATION-DATA:

PUB-NO APPL-DESCRIPTOR APPL-NO

APPL-DATE

JP56122129A N/A

1980JP-0024831 February 28, 1980

INT-CL (IPC): H01L021/30

ABSTRACTED-PUB-NO: JP56122129A

BASIC-ABSTRACT: Method comprises (1) forming an

insulating layer of Si3N4 or

SiO2 on a Si substrate, (2) dry-etching the insulating

layer selectively with

an etchant gas including at least one of C, F and Cl

and (3) exposing the

etched substrate in an oxygen gas plasma including

below 10 mol.% carbon

fluoride chloride such as CF4+H2, CHF3, C2F6, C3F3,

C4F8 or CClF3+H2. The

breakdown voltage of the insulating layer is

effectively increased by the

plasma. The layer is uniformly etched.

In an example, the surface of the substrate is heated to form a SiO2 layer having thickness of 30-56 angstroms. The layer was etched by dry etching. The substrate was then placed in O2 gas plasma including 3 mol.% CF4 to polish the insulating layer.

TITLE-TERMS:

SEMICONDUCTOR DEVICE PRODUCE PLASMA INCREASE BREAKDOWN VOLTAGE INSULATE LAYER

DERWENT-CLASS: L03

CPI-CODES: L03-D03D;

19 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭56-122129

(f)Int. Cl.³ H 01 L 21/302 識別記号

庁内整理番号 6741-5F 砂公開 昭和56年(1981)9月25日

発明の数 1 審査請求 未請求

(全 4 頁)

砂半導体装置の製造方法

願 昭55-24831

②出 願 昭55(1980) 2 月28日

⑩発 明 者 黒木幸令

@特

東京都港区芝五丁目33番1号日 本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

個代 理 人 弁理士 内原晋

明 細 書

発明の名称 半導体装置の製造方法

特許請求の範囲

シリコン基板上のシリコン窒化膜又はシリコン酸化膜を少なくとも炭素もしくは弗累または塩素のいずれかを含むエッチングガスにてドライエッチングする工程に引き続き、プラズマ中で露出したシリコン基板表面を少くとも最大10モル%までの弗化塩化炭素系ガスを含んだ酸素ガスプラズマ中で表面処理する工程を備えていることを特徴とする半導体装置の製造方法。

発明の詳細な説明

本発明は半導体装置の製造方法、特に写真刻食 技術の一つであるドライエッチング技術を施すこ とによって類呈することとなる基板表面の処理方 法に関するものである。

従来、集積回路等々の半導体装置を製造する工

橙に於いて、シリコン酸化饃をエッチングするに は弗化水素酸を主成分とする水溶液を、またシリ コン窒化膜をエッチングするには150℃程度の熱 リン酸を使用する、等々のいわゆる湿式エッチン グの手法がとられて来た。近年とれらの方法にか わって、CFaとHaの混合ガス又はCaFa, CHFa等の フレオンガス等々のガスを使って形成したプラズ マ中にてシリコン酸化酸やシリコン窒化膜をエッ チングする、いわゆるドライエッチング技術が使 用されるようになった。この新しいドライエッチ ング技術は、レジストをマスクにして基板面に垂 直な方向にのみエッチングが進行し、横方向にエッ チングが進行しない、いわゆる異方性エッチング の性質を示し、シリコン基板上にマスクとなるレ ジスト寸法通りのシリコン酸化膜及びシリコン窒 化膜のパターンを高精度に形成できる利点を有す る。しかるに、この方法によりエッチングされ、 露出したシリコン基板表面を酸化して形成したシ リコン酸化膜及び基板とシリコン界面の性質は、 金属(Metal)ー酸化膜(Silicon-Oxide)ーシ

特開昭56-122129(2)

リコン(Silicon)が積層されたいわゆるMOS 案子として使用する上では、絶縁破壊電圧が低い、 表面単位が多い等々の問題があり、実用に供する には問題が多い。このため、シリコン酸化膜のエッ チングの場合、シリコン基板が露出するまではド ライエッチングせず、ごく薄いシリコン酸化膜を 残してエッチングを終り、残りの薄いシリコン酸 化膜を弗化水素を含む水溶液でエッチング除去す るという便法が用いられている。

j€ **V.**.

本発明者等の研究によれば、これら弗化炭素系のドライエッチング後のシリコン表面に、多量の炭素及び弗素がオージェ電子分光法により観測された。またスパッタリング効果を取り入れ、弗化炭素ガスによる反応性スパッタエッチングを行ったシリコン面の場合、いわゆるシリコン表面にとどまらず、約30Åの深さにわたるシリコン基板中にまて炭素及び弗素が分布していることが確かめられた。

本発明者は、このため、エッチング後のシリコン表面の損傷を受けた層を通常のシリコン基板な

C₃F₆, C₄F₆, C C₈F₈+H₂ などの弗化塩化炭素系がスを用いた、平行平板型のプラズマエッチング,反応性スパッタエッチング,反応性イオンシャワーエッチング等のドライエッチング技術により、シリコン基板が露呈するまでエッチングし、その後少なくとも C F₄, C₂F₆, C C₈F 等の弗化塩化炭素系がスを最大10モル%含んだ酸素プラズマガス中で表面処理を行うことを特徴とする半導体装置の製造方法が得られる。

次に実施例の1つとして、ドライエッチング後のシリコン表面処理にCFを酸素に添加した場合について述べる。

第1図に例示したデータは、微小な穴が数多く あけられたアルミ製の筒で外部の放電領域から分離された直径20cm、長さ30cmの円筒型のプラズマ 装置の内部にシリコン基板を置き、との装置にC FiとOx混合ガスを導入し、0.3 Torr、200Wの条件で 放電を起したときに、シリコン基板表面に形成されたシリコン酸化膜厚のC Fiの機度依存性を示す。

シリコン酸化膜厚は30~56Åの範囲にあり、と

ら、約100 Åエッチング除去できる条件で、HNO
HF-CH₃ COOHからなるエッチング液で除去し、たのシリコン表面を酸化し、MOSの電気的特性を評価した。そのゲート絶縁膜の絶縁耐圧は、3~6 MY/cmであり、表面を上記エッチング液でエッチングせず、そのまま酸化したものの絶縁耐圧6~8 MY/cmよりもむしろ悪く、もちろん清浄なシリコン表面を酸化してできたシリコン酸化膜の絶縁破壊圧9.5~10.2 MY/cmよりも極めて悪い結果を得、エッチング後のシリコン基板表面層をどんな方法でも良いから単に除去してしまえば良いというものではないことを確認した。

本発明の目的は、上述のドライエッチング後のシリコン基板表面の損傷層を、エッチング後に適当な表面処理を加えることにより取り除き、以後の半導体集積回路製造工程と両立性のあるものとし、また製作された素子の電気的性質を改善することにある。

本発明によれば、シリコン基板上のシリコン酸 化膜又はシリコン窒化膜を CF₄ + H₂, CHF₃, C₂F₄,

れといったCF。濃度依存性はみられない。CFのOxへの添加はシリコン酸化膜への影響より、シリコン基板,酸化膜,窒化膜のエッチング速度への影響の方が大きい。

第2図に例示したデータは、シリコン基板(図中1),シリコン酸化膜(図中2),シリコン酸化膜(図中2),シリコン窒化膜(図中3)のエッチング速度のCFの濃度依存性を示したものである。CF濃度10%まではそのエッチング速度はCF濃度に径径比例する。10%以上のCF線加はシリコン基板表面が荒れ、シリコン基板表面の鏡面エッチングは不可能となる。

以上の実験は基板温度が60~70℃の範囲で行われた。

代表的に 3 モル%の C F、添加の場合について示せば、シリコン基板、シリコン酸化膜のエッチング速度はそれぞれ 6.5 Å/ 減、10 Å/ 減であった。 この差はそれぞれの密度を勘案すれば、シリコン基板が酸化されながら、その酸化膜がエッチングされていくということで説明できる。

本実施例の場合、シリコン基板表面に成長した

酸化膜の膜厚は約40Åである。とのことはシリコン菌板表面の20Åの深さまでが表面処理の極めて初期の間にシリコン酸化膜に変化していると見ることができる。従って、前記のオージェ電子分光法により観測されたドライエッチング後のシリコンのエッチング速度が6.5Å/血であるととと考え合わせると、約2分間で消失することとなる。

ير کي

直径40 cm , 電極関隔10 cm の平行平板型の反応性スパッタエッチング装置に CF4;100 SCCM, H2;20 SCCMのガスを導入し、10 Paの圧力の下で、13.56 MHz の高周波放電を起こすという条件の下で2分間エッチングしたシリコン基板表面上に作成したMOSダイオードによるグート絶縁膜の絶縁耐圧は平均値が 6.9 NV / cm , 標準偏差が 0.85 NV / cm であった。

また上記反応性スパッタエッチング後に前記の 3 モル%のCF4を添加したガスを用いた表面処理 を2分間行ったシリコン基板表面上に作成した MOSダイオードでは、ゲート絶縁膜の破壊電圧

とが可能な点である。シリコン酸化膜及びシリコン酸化膜の反応性スパッタエッチング中の基板温度は、本発明の前記実施例と同じ条件では80~90でまで上昇する。本発明の表面処理方法ではよりも低温で表面処理が行われるわけである。従って例えば、不活性ガス中での高温アニールとは違って、極く表面層にのみ限られていたドライエッチングの損傷層から熱的に拡大、発生する欠陥がないという良い特長を持つ。

本発明の第2の特長は、実施例に示した如く、 処理が乾燥した状態で、しかも2分程度といった 短時間で完了するということである。

本発明の第3の特長は、処理雰囲気中に下,C&といった半導体装置の製造において問題となるNa, Ka, Li 等のアルカリ金属との間で安定でしかも その後の水洗工程で容易に溶解する塩を作るハロ ゲン元素を含んでいることである。従って、本発 明を実施するときはアルカリ金属汚染を気にする ことなく、容易に場所を過ばず行りことが可能で は10.5 mV/cm で,その標準偏差は0.42 mV/cmであった。なが特別の処理をしないシリコン基板上ではそれぞれ9.5 mV/cm ,1.5 mV/cmであった。 このことはエッチング後の表面処理を行うと絶縁做線電圧が向上するとともに偏差が少なく、特性のそろったものができ、無処理のものより良い結果を得ることができることを示している。

この実験過程で、ドライエッチングをしただけのものと、無処理及びドライエッチング後に本発明の表面処理を行ったものを、同時に酸素中950での温度で400Åをねらって酸化したところ、無処理のもの、及びドライエッチング後に本発明の前記実施例の表面処理を行ったものでは、ねらい通り400±5Åの腹厚が得られたが、ドライエッチング後のシリコンを分光法による結果を裏づける結果を得た。

本発明の第1の特長は、実施例に示されている 如く、60~70℃といった低温で表面処理を行うと

ある。但し、過度の弗化塩化炭素系ガスの添加は シリコン表面を荒らすので、とのため表面上に形成される絶縁膜の絶縁耐圧を下げるのみでなく、 二次的な欠陥の発生を誘引する。従って、多くと も10モル%程度に限定することが選ましい。

本発明の第4の特長は、半導体集積回路で使用されるシリコン酸化膜及びシリコン窒化膜のエッチング速度が10~50 Å程度以下の条件を容易に選べるのでそれまでの写真刻食技術により得られたパターン形状に実質上まったくといって良い程変化を与えないことである。

以上説明してきた本発明の実施例に於いては、 酸素に添加されるガスとしてCF。を用いた例につ いて述べたが、CCC。F, CCC。F2, CCCC。F 等々の塩 素を含むものであっても良いし、CaFa, CHF3 等 の炭素の組成比の大きいものあるいは又水素を一 部に含むものであっても同じ効果を得ることが本 発明者により確認されている。

図面の簡単な説明

第1図は本発明の一実施例についてシリコン基板上に形成されるシリコン酸化膜の CF 機度依存性の一例を示したものである。

第2図は同じく本発明の一実施例におけるシリコン基板(図中1),シリコン酸化膜(図中2),シリコン窒化膜(図中3)のエッチング速度のCF機度依存性の一例を示したものである。



